Basic Information
Evaluation of Architectures and Trade-offs For Optimal Design of A Hardware Accelerator (asic). Systemverilog Implementation, Functional Simulations. Use of Uvm Based Verification Including Random Input Generation And Coverage Measurements. Synthesis and Implementation of Layout, Including Synthesis, Dft, Lec, Floorplanning, Power Grid Design, Standard Cell Placement, Clock Tree Synthesis, Final Route.
Faculty: Electrical and Computer Engineering
|Undergraduate Studies
Pre-required courses
(44102 - Safety in Ee Labs. and 44157 - Electrical Engineering Lab 1a and 44252 - Digital Systems and Computer Structure)
Semestrial Information
Weekly Hours
1 Academic Credit • 2 Lab Hours
Responsible(s)
Ran Ginosar
Notes
-
אחראים מנהליים: גואל סמואל ואינה טלמון
-
רישום למקצוע מתבצע במערכת "סטודנטס" ורישום למועדים ספציפיים יתבצע בשלב מאוחר יותר באתר המודל של הקורס. הרישום יתקיים רק בתקופת הרישום הראשונה. בתקופת הרישום שלאחר מכן, יש לפנות במייל לאחראיים המנהליים של המקצוע. אחראי על המקצוע יאשר רישום בהתאם למכסות וזמינות במועדים.
-
בשל חפיפה, סטודנטים אשר לקחו במסגרת מקצועות מעבדה 2/3/4 בהנדסת חשמל (044174 ,044159 ,044166) את הניסוי תכנון ארכיטקטורה למאיץ (98), או את שני הניסויים הבאים: סינתזה ותכנון לייאוט (פריסה) (94) וגם ווריפיקציה של מעגלי ווי,אל,אס,איי (95)- לא יכולים להירשם למקצוע זה.
Registration Groups
|
|
Weekly Hours
1 Academic Credit • 2 Lab Hours
Responsible(s)
Ran Ginosar
Notes
-
אחראים מנהליים: גואל סמואל ואינה טלמון
-
רישום למקצוע מתבצע במערכת "סטודנטס" ורישום למועדים ספציפיים יתבצע בשלב מאוחר יותר באתר המודל של הקורס. הרישום יתקיים רק בתקופת הרישום הראשונה. בתקופת הרישום שלאחר מכן, יש לפנות במייל לאחראיים המנהליים של המקצוע. אחראי על המקצוע יאשר רישום בהתאם למכסות וזמינות במועדים.
-
בשל חפיפה, סטודנטים אשר לקחו במסגרת מקצועות מעבדה 2/3/4 בהנדסת חשמל (044174 ,044159 ,044166) את הניסוי תכנון ארכיטקטורה למאיץ (98), או את שני הניסויים הבאים: סינתזה ותכנון לייאוט (פריסה) (94) וגם ווריפיקציה של מעגלי ווי,אל,אס,איי (95)- לא יכולים להירשם למקצוע זה.
Registration Groups
|
|