בחינת ארכיטקטורות שונות וביצוע TRADE-OFFS לתכנון אופטימלי של מאיץ בחומרה (ASIC). מימוש בשפת SYSTEMVERILOG וביצוע סימולציות. התנסות בשימוש בסביבת ווריפיקציה מבוססת UVM כולל יצירה של כניסות אקראיות ומדידה של הכיסוי. סינתזה ומימוש ה-LAYOUT של המאיץ. סינתזה עם שילוב DESIGN FOR MACROS, POWER GRID DESIGN, STANDARD CELL PLACEMENT, CLOCK TREE SYNTHESIS, FINAL ROUTE.

פקולטה: הנדסת חשמל ומחשבים
|תואר ראשון

מקצועות קדם

(44102 - בטיחות במעבדות חשמל ו- 44157 - מעבדה בהנדסת חשמל 1א ו- 44252 - מערכות ספרתיות ומבנה המחשב)


מידע סמסטריאלי